▤HBM ATLASRICHMAP / TECHNOLOGY 03제조 과정 ↗

01 / INTEGRATION

가까이 놓고,
넓게 연결한다.

GPU와 HBM 사이를 이어 주는 아주 짧은 배선.

8 DRAM DIES24 GB / STACK1,024 DATA I/O
HBM 4개를 배치한 설명용 패키지구조 설명 모형 · 두께·간격·전극 크기는 확대
HBM 구조를 준비하는 중
COMPONENT INDEX

작은 패키지 안의 구조.

다이 표면 패턴·부품 수·두께는 구조 이해를 위한 표현입니다.
REAL HARDWARE / OPEN PHOTOGRAPHS

실제 부품을 같이 보자.

HBM 다이부터 적층·인터포저까지. 출처와 이용 허가를 확인한 실제 사진입니다.

CC0 · 상업 이용 허용
사진 확대100%확대한 사진은 스크롤해서 이동

사진: FritzchensFritz. 이 사진들은 실제 부품의 광학 사진이며 셀 단면 SEM이 아닙니다. 작가·제조사의 공식 제휴나 후원을 뜻하지 않습니다.
MODEL & SOURCES

무엇을 재현했나요?

HBM3E의 적층 메모리와 실리콘 인터포저 패키징 원리를 탐색하는 3D입니다. 제조사 자료를 바탕으로 DRAM → TSV·범프 → 베이스 다이 → 인터포저 → GPU의 관계를 구성했습니다.

8단 24GB·12단 36GB와 1,024 I/O는 Micron HBM3E의 공개 예시입니다. 단수를 늘리면 이 예시의 용량이 늘지만 인터페이스 폭이 자동으로 늘어나는 것은 아닙니다.

4개 HBM을 배치한 패키지, 외형 치수, 접점·배선 개수, 회로 무늬와 애니메이션 시간은 설명용 설정입니다. 실제 제품의 실측 모델·회로 배치·성능 측정이 아닙니다. 단면의 금속 전극과 분해 시 점선 정렬 가이드를 구분했습니다.

현미경 보기는 배선층, TSV 절연 구조, 1T1C 메모리 셀의 공개 원리를 입체로 재구성한 별도 확대 모형입니다. 화면의 표면 무늬를 실제 회로로 해석한 것이 아니며, SEM 영상·실제 관찰 배율·특정 제품의 나노미터 치수를 제공하지 않습니다. 각 관찰 대상은 보기 쉬운 상대 크기로 구성했습니다.

셀 작동 시연은 쓰기·전하 공유·센스 앰프의 감지·복원·리프레시 원리를 보여 줍니다. 높은 전압을 1로 정한 예시이며, 전압은 정규화된 상대값입니다. 비트라인과 셀의 용량비 10:1, 누설 정도와 시간은 변화를 읽기 위한 설정입니다. 신호점은 전자의 실제 궤적이 아닙니다. 주변 회로는 기능 설명만 제공하며 실제 소자 배치를 재현하지 않습니다.

셀의 가늘고 긴 전극, 조밀한 배열, 매립 워드라인은 공개 DRAM 현미경·공정 자료를 참고했습니다. 높이/지름 20:1은 형태를 개선하기 위한 상대 비율이며 실측값이 아닙니다. 지지층 위치·접점 배치·막 두께는 설명용입니다. 특정 HBM3E 제품의 내부를 검증한 모델이 아닙니다.

Hitachi SEM/STEM · 실제 DRAM 배열 ↗
Hitachi · DRAM FIB-SEM 단면 ↗
TechInsights · 매립 워드라인 구조 ↗

별도로 수록한 실제 사진은 파일별 CC0 허가를 확인한 자료입니다. 파일별 출처·허가 기록 ↗

MIT OCW · DRAM 읽기·쓰기·복원 원리 ↗

형상·재질·상호작용은 코드로 구성. 미세 표면 패턴과 절연층·접점 형상은 원리를 보여 주는 설명용 표현이며, 제조사의 실제 회로 마스크나 실측 단면이 아닙니다. 기존 CUDA의 Three.js 라이브러리와 조명 구성을 재사용했습니다. 제조사 공식 제품이나 후원 프로젝트가 아닙니다. 자료 확인: 2026-09-21.

CUDA ATLAS로 이어 보기 ↗